電子元器件
2020/2/24 9:52:31點(diǎn)擊：
電子元器件
11.10.RS觸發(fā)器：
電路結構
把兩個(gè)與非門(mén)G1、G2的輸入、輸出端交叉連接，即可構成基本RS觸發(fā)器，其邏輯電路如圖7.2.1.(a)所示。它有兩個(gè)輸入端R、S和兩個(gè)輸出端Q、Q。
工作原理 :
基本RS觸發(fā)器的邏輯方程為：
根據上述兩個(gè)式子得到它的四種輸入與輸出的關(guān)系:
1.當R=1、S=0時(shí)，則Q=0,Q=1,觸發(fā)器置1。 2.當R=0、S=1時(shí)，則Q=1,Q=0,觸發(fā)器置0。
如上所述，當觸發(fā)器的兩個(gè)輸入端加入不同邏輯電平時(shí)，它的兩個(gè)輸出端Q和Q有兩種互補的穩定狀態(tài)。一般規定觸發(fā)器Q端的狀態(tài)作為觸發(fā)器的狀態(tài)。通常稱(chēng)觸發(fā)器處于某種狀態(tài)，實(shí)際是指它的Q端的狀態(tài)。Q=1、Q=0時(shí)，稱(chēng)觸發(fā)器處于1態(tài)，反之觸發(fā)器處于0態(tài)。S=0,R=1使觸發(fā)器置1，或稱(chēng)置位。因置位的決定條件是S=0,故稱(chēng)S 端為置1端。R=0,S=1時(shí)，使觸發(fā)器置0，或稱(chēng)復位。
同理，稱(chēng)R端為置0端或復位端。若觸發(fā)器原來(lái)為1態(tài)，欲使之變?yōu)?態(tài)，必須令R端的電平由1變0，S端的電平由0變1。這里所加的輸入信號（低電平）稱(chēng)為觸發(fā)信號，由它們導致的轉換過(guò)程稱(chēng)為翻轉。由于這里的觸發(fā)信號是電平,因此這種觸發(fā)器稱(chēng)為電平控制觸發(fā)器。從功能方面看，它只能在S和R的作用下置0和置1，所以又稱(chēng)為置0置1觸發(fā)器，或稱(chēng)為置位復位觸發(fā)器。其邏輯符號如圖7.2.1(b)所示。由于置0或置1都是觸發(fā)信號低電平有效，因此，S端和R端都畫(huà)有小圓圈。
3.當R=S=1時(shí)，觸發(fā)器狀態(tài)保持不變。
觸發(fā)器保持狀態(tài)時(shí)，輸入端都加非有效電平（高電平），需要觸發(fā)翻轉時(shí)，要求在某一輸入端加一負脈沖，例如在S端加負脈沖使觸發(fā)器置1，該脈沖信號回到高電平后，觸發(fā)器仍維持1狀態(tài)不變，相當于把S端某一時(shí)刻的電平信號存儲起來(lái)，這體現了觸發(fā)器具有記憶功能。
4.當R=S=0時(shí)，觸發(fā)器狀態(tài)不確定
在此條件下，兩個(gè)與非門(mén)的輸出端Q和Q全為1，在兩個(gè)輸入信號都同時(shí)撤去（回到1）后，由于兩個(gè)與非門(mén)的延遲時(shí)間無(wú)法確定，觸發(fā)器的狀態(tài)不能確定是1還是0,因此稱(chēng)這種情況為不定狀態(tài)，這種情況應當避免。從另外一個(gè)角度來(lái)說(shuō)，正因為R端和S端完成置0、置1都是低電平有效，所以二者不能同時(shí)為0。
此外,還可以用或非門(mén)的輸入、輸出端交叉連接構成置0、置1觸發(fā)器,其邏輯圖和邏輯符號分別如圖7.2.2（a）和7.2.2（b）所示。這種觸發(fā)器的觸發(fā)信號是高電平有效，因此在邏輯符號的S端和R端沒(méi)有小圓圈。
2.特征方程
基本RS觸發(fā)器的特性：
1.基本RS觸發(fā)器具有置位、復位和保持（記憶）的功能；
2.基本RS觸發(fā)器的觸發(fā)信號是低電平有效，屬于電平觸發(fā)方式；
3.基本RS觸發(fā)器存在約束條件（R+S=1），由于兩個(gè)與非門(mén)的延遲時(shí)間無(wú)法確定；當R=S=0時(shí)，將導致下一狀態(tài)的不確定。
4.當輸入信號發(fā)生變化時(shí)，輸出即刻就會(huì )發(fā)生相應的變化，即抗干擾性能較差。
第十二節 TTL邏輯門(mén)電路
以雙極型半導體管為基本元件，集成在一塊硅片上，并具有一定的邏輯功能的電路稱(chēng)為雙極型邏輯集成電路，簡(jiǎn)稱(chēng)TTL邏輯門(mén)電路。稱(chēng)Transistor-Transistor Logic,即BJT-BJT邏輯門(mén)電路，是數字電子技術(shù)中常用的一種邏輯門(mén)電路，應用較早，技術(shù)已比較成熟。TTL主要有BJT（Bipolar Junction Transistor 即雙極結型晶體管，晶體三極管）和電阻構成，具有速度快的特點(diǎn)。最早的TTL門(mén)電路是74系列，后來(lái)出現了74H系列，74L系列，74LS,74AS,74ALS等系列。但是由于TTL功耗大等缺點(diǎn)，正逐漸被CMOS電路取代。
12．1 CMOS邏輯門(mén)電路
CMOS邏輯門(mén)電路是在TTL電路問(wèn)世之后 ，所開(kāi)發(fā)出的第二種廣泛應用的數字集成器件，從發(fā)展趨勢來(lái)看，由于制造工藝的改進(jìn)，CMOS電路的性能有可能超越TTL而成為占主導地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優(yōu)于TTL。此外，幾乎所有的超大規模存儲器件 ，以及PLD器件都采用CMOS藝制造，且費用較低。
早期生產(chǎn)的CMOS門(mén)電路為4000系列 ，隨后發(fā)展為4000B系列。當前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然后介紹其他CMO邏輯門(mén)電路。
MOS管結構圖
MOS管主要參數：
1.開(kāi)啟電壓VT
·開(kāi)啟電壓（又稱(chēng)閾值電壓）：使得源極S和漏極D之間開(kāi)始形成導電溝道所需的柵極電壓；
·標準的N溝道MOS管，VT約為3～6V；
·通過(guò)工藝上的改進(jìn)，可以使MOS管的VT值降到2～3V。
2. 直流輸入電阻RGS
·即在柵源極之間加的電壓與柵極電流之比
·這一特性有時(shí)以流過(guò)柵極的柵流表示
·MOS管的RGS可以很容易地超過(guò)1010Ω。
3. 漏源擊穿電壓BVDS
·在VGS=0（增強型）的條件下 ，在增加漏源電壓過(guò)程中使ID開(kāi)始劇增時(shí)的VDS稱(chēng)為漏源擊穿電壓BVDS
·ID劇增的原因有下列兩個(gè)方面：
�。�1）漏極附近耗盡層的雪崩擊穿
�。�2）漏源極間的穿通擊穿
·有些MOS管中，其溝道長(cháng)度較短，不斷增加VDS會(huì )使漏區的耗盡層一直擴展到源區，使溝道長(cháng)度為零，即產(chǎn)生漏源間的穿通，穿通后
，源區中的多數載流子，將直接受耗盡層電場(chǎng)的吸引，到達漏區，產(chǎn)生大的ID
4. 柵源擊穿電壓BVGS
·在增加柵源電壓過(guò)程中，使柵極電流IG由零開(kāi)始劇增時(shí)的VGS，稱(chēng)為柵源擊穿電壓BVGS。
5. 低頻跨導gm
·在VDS為某一固定數值的條件下 ，漏極電流的微變量和引起這個(gè)變化的柵源電壓微變量之比稱(chēng)為跨導
·gm反映了柵源電壓對漏極電流的控制能力
·是表征MOS管放大能力的一個(gè)重要參數
·一般在十分之幾至幾mA/V的范圍內
6. 導通電阻RON
·導通電阻RON說(shuō)明了VDS對ID的影響 ，是漏極特性某一點(diǎn)切線(xiàn)的斜率的倒數
·在飽和區，ID幾乎不隨VDS改變，RON的數值很大 ，一般在幾十千歐到幾百千歐之間
·由于在數字電路中 ，MOS管導通時(shí)經(jīng)常工作在VDS=0的狀態(tài)下，所以這時(shí)的導通電阻RON可用原點(diǎn)的RON來(lái)近似
·對一般的MOS管而言，RON的數值在幾百歐以?xún)?br />
7. 極間電容
·三個(gè)電極之間都存在著(zhù)極間電容：柵源電容CGS 、柵漏電容CGD和漏源電容CDS
·CGS和CGD約為1～3pF
·CDS約在0.1～1pF之間
8. 低頻噪聲系數NF
·噪聲是由管子內部載流子運動(dòng)的不規則性所引起的
·由于它的存在，就使一個(gè)放大器即便在沒(méi)有信號輸人時(shí)，在輸 出端也出現不規則的電壓或電流變化
·噪聲性能的大小通常用噪聲系數NF來(lái)表示，它的單位為分貝（dB）
·這個(gè)數值越小，代表管子所產(chǎn)生的噪聲越小
·低頻噪聲系數是在低頻范圍內測出的噪聲系數
·場(chǎng)效應管的噪聲系數約為幾個(gè)分貝，它比雙極性三極管的要小
- 上一篇：藍色tt接線(xiàn) 2020/2/24
- 下一篇：編碼器接線(xiàn)圖 2020/2/24
粵公網(wǎng)安備 44030602004070號
